从事融合计算加速方法及设计的研究，探索利用新型计算结构与算法协同设计与优化的方法，实现海量数据分析的高效加速处理，如生物基因数据分析、图像数据分析、深度学习等应用，以达到系统性能、功耗、成本及效率的综合优化。以往的研究范围包括高性能互连Co-Design、64bit多核多线程处理器核心部件设计与优化、高速SEDES建模分析及设计、 VLSI体系结构研究、DFT、物理设计及开发等。

信息技术类专业、基础课与专业课学习扎实、概念清晰、具有一定的编程与动手能力，喜欢学习新知识与技能、对新型计算结构与算法协同设计与优化感兴趣的学生。

081201-计算机系统结构

深度学习与大数据处理加速算法与芯片协同设计
可重构加速计算协同设计
光神经网络计算加速协同设计

1985-09--1989-06   东南大学   工学硕士
1981-09--1985-07   南京工学院   工学学士

现为中科院计算所硕士导师，已先后指导及培养了数十名硕士研究生。1997年去美国硅谷工作四年，2002年回国创业，任神州龙芯公司CEO，2006年重回计算所工作。出国前分别在中科院计算所国家智能中心、曙光计算机公司、联想计算机公司、中科院声学所工作，先后从事SPARC RISC工作站、ATM网络、系统集成、PC主板、高速DSP芯片的设计与开发。毕业于原南京工学院（现东南大学）电子工程系半导体物理与器件专业，分别于1989年与1985年获工学硕士、工学学士学位。 

   

（ 1 ） 一种基板多芯片集成的大端口互连类芯片及实现方法, 发明, 2016, 第 1 作者, 专利号: 2013102984250

   

（1） FPGA与闪存融合的存算一体架构, HPC China 2018, 2018, 第 3 作者
（2） 基于FPGA的流计算加速框架设计, HPC China 2018, 2018, 第 3 作者
（3） 基因比对算法在可重构平台上的加速方法研究与实践, Acceleration of gene alignment algorithm on reconfigurable computing platform, HPC-China 2017, 2017, 第 3 作者
（4） Multi-mode Timing Closure of D6000 Collective Communication Chip, IEEE 11th International Conference of Solid State and Integrated Circuit Technology, 2012, 2012, 第 2 作者
（5） 一款高性能计算机系统中互连芯片的物理实现, 中国高性能计算学术年会, 2012, 第 2 作者
（6） A 2.84W 16port Switch ASIC for High Performance Computing Systems, Processdings of IEEE ASICON 2009, 2009, 第 1 作者

   

（ 1 ） 曙光5000高性能计算机系统研制, 参与, 国家级, 2001-06--2006-12
（ 2 ） 曙光6000千万亿次高效能计算机系统研制, 参与, 国家级, 2007-06--2011-12
（ 3 ） 面向云计算的高通量多核多线程网络处理器, 参与, 国家级, 2013-10--2016-10
（ 4 ） 面向云计算的互连协同设计方法学, 主持, 市地级, 2015-12--2017-12
（ 5 ） 生物基因信息可重构加速方法研究与协同设计, 主持, 市地级, 2016-10--2019-12
（ 6 ） 基于光域计算的神经网络关键计算研究, 参与, 部委级, 2017-02--2020-12

（1）A 2.84W 16port Switch ASIC for High Performance Computing Systems   Hua Shen   2009-10-20

已指导学生

刘飞龙  硕士研究生  081201-计算机系统结构  

叶琳  硕士研究生  081201-计算机系统结构  

翟磊  硕士研究生  081201-计算机系统结构  

唐虎  硕士研究生  081201-计算机系统结构  

王硕  硕士研究生  085211-计算机技术  

马恬煜  硕士研究生  081201-计算机系统结构  

刘元卿  硕士研究生  085211-计算机技术  

现指导学生

陆则朴  硕士研究生  085211-计算机技术